1

明細書

固体撮像装置

技術分野

[0001] 本発明は、MOSトランジスタを有する画素が設けられた固体撮像装置に関し、特に画素セル内のパターンレイアウトおよびそのレイアウトを有する固体撮像装置に関する。

背景技術

- [0002] 固体撮像素子は、光電変換によって発生したキャリアの移動方式によって、金属と酸パセ物と半導体からなるMOS構造を有するFET型とCCD型と分けられる。この固体撮像素子は太陽電池、イメージカメラ、複写機、ファクシミリなど種々な方面に使用され、技術的にも光電変換効率や素子の集積密度の改良および改善が図られている。画素内に増幅素子を含芭増幅型固体撮像装置の1つに、CMOSプロセスコンパチブルのセンザ(以後CMOSセンザと略す)がある。このタイプのセンザは非特許文献1などの文献にて開示されている。
- [0003] 図7(a) は、特許文献1 に記載されている従来のCMOSセンサの回路構成および断面を示す図であり、(b) は(a) に示す断面を回路で示す図である。また、図7(c) ほ、光電変換部(以下フォトダイオードと称する)において光子hャの入射によって発生した蓄積中の電荷の状態を示す図であり、(d) は、素子内に蓄積した後の電荷の状態を示す図である。
- [0004] 図7(a)、(b)に示すよっに、従来のCMOSセンサは、各々が画素回路を含芭複数の画素と、画素回路にそれぞれ接続されたソースフォロワ負荷MOSトランジスタ1 00 7 ,暗出力転送MOSトランジスタ1 008 ,明出力転送MOSトランジスタ1 009と、暗出力転送MOSトランジスタ1 008と接地との間に介設された暗出力蓄積容量1 01 0と、明出力転送MOSトランジスタ1 009と接地との間に介設された明出力蓄積容量1 01 1とを備えている。そして、画素回路は、光を電子(キャリア)に変換するフォトダイオート1 001と、フォトダイオート1 001の出力部に接続されたMOSキャパシタであるフォトゲート1 002と、フォトダイオート1 001の出力部およびフォトゲート1 002に接続され、

キャリアを転送するためのnチャネル型の転送用トランジスタ1 003と、一端が転送用トランジスタ1 003 に接続され、他端に電源電圧VDDが供給されるnチャネル型のリセット用トランジスタ1 004と、ゲートが転送用トランジスタ1 003 およびリセット用トランジスタ1 004 に接続され、ドレインに電源電圧VDDが供給される増幅用トランジスタ1 005と、増幅用トランジスタ1 005のソースに接続されたnチャネル型の選択用スイッチトランジスタ1 006とを有している。

- [0006] また、図7(a) に示すよっに、従来のCMOSセンザの画素回路は、半導体基板に形成されたP型ウェル1 017と、P型ウェル1 017上に設けられたゲート酸化膜1 018と、ゲート酸化膜1 018上に設けられた一層 日ポッSi1 019と、二層 日ポッSi1020と、P型ウェル1 017に設けられたn⁺フローティングディフージ式ン領域 (FD)とを有している。一層 日ポッSi1019はフォトゲート1 002の電極およびッセット用トランジスタ1 004のゲート電極として機能する。
- [0006] ここで示す従来のセンサの特徴の1つはフルCMOSトランジスタプロセスコンパチブルであり、画素部のMOSトランジスタと周辺回路のMOSトランジスタとを同一工程で形成できることである。そのため、マスク枚数、プロセス工程が、CCDで構成される固体撮像装置と比較して大幅に削減できるという利点がある。
- [0007] 次に、従来のCMOSセンサの動作方法を簡単に述べる。まず、フォトゲート1002 の下に空乏層を拡げるために制御パルス。PGに正の電圧を印加する。フローティングディフュージ式ン部(FD部)1021は電荷蓄積中、プルーミング防止のため制御パルス。Rをハイにして電源VDDに固定しておく。光子hッが照射されフォトゲート1002下でキャリアが発生すると、フォトゲート1002下の空乏層中に電子が蓄積されていき、正孔はP型ウェル1017を通して排出される。
- [0008] フォトダイオー 内 001、P型ウェル1 017とフローティングディフュージ式ン部1 021との間にほ転送用トランジスタ1 003 によるエネルギー障壁が形成されているため、光電荷蓄積中は電子がフォトゲート1 002下に存在する(図7(c)参照)。
- [0009] 次に、読み出し状態になると転送用トランジスタ1 003下の障壁をなくし、フォトゲート1 002下の電子をFD部1 021へ完全に転送させるよっに制御パルス **PG、制御パルス **TXを設定する(図7(d)参照)。木工程は完全転送であるため、残像やノイズ

ほフォトダイオード1 001においては発生しない。FD部1の21に電子が転送されると電子の数に応じてFD部1の21の電位が変化する。その電位変化をソースフォロワ動作で増幅用トランジスタ1 005のソースを介して選択用トランジスタ1 006へ出力することにより、線形性の良い光電変換特性を得ることができる。FD部1の21において、リセットによるkTCノイズ(トランジスタオンノオフ時に発生する寄生容量Cに起因した熱雑音)が発生するが、これは光hvによるキャリア転送前の暗出力をザンプリングして蓄積しておき、明出力との差を取れば除去できる。従って、このCMOSセンザは低ノイズで高S/N信号が特徴となっている。また、完全非破壊読み出しであるため多機能であまえの。更にXYアドレス方式による高歩留り、低消費電力というメリットもある。

- [0010] 次に、すでに周知となっている4Tr型CMOSセンサにおける画素構成を説明する
- [0011] 図8は、従来の4Tr型CMOSセンサの画素構成を示す回路図である。このタイプのCMOSセンサは、転送用トランジスタ11 02、リセットトランジスタ11 03、増幅用トランジスタ11 04、選択用トランジスタ11 05 の4 つのトランジスタを各画素に有していることより、4Tr型CMOSセンサと呼ばれているものである。
- [0012] 図8に示すよっに、従来の4Tr型CMOSセンサは、光電変換部となるフォトダイオード11 01 に、フォトダイオード11 01 の出力部に接続され、フォトダイオード11 01 に蓄積された信号電荷を転送する転送用トランジスタ11 02と、転送用トランジスタ11 02に転送された電荷による信号をリセットするためのリセットトランジスタ11 03と、転送用トランジスタ11 02によって転送された信号電荷を増幅する増幅トランジスタ11 04と、増幅トランジスタ11 04に接続され、画素を選択する選択用トランジスタ11 05とを備えている。
- [0013] フォトダイオー ド1 1 01、転送用 トランジスタ1 1 02、リセットトランジスタ、増幅 トランジスタ 、選択用 トランジスタを有する、上記のよっな4Tr型CMOSセンサの画素部分ほ、 例えば図9に示すよっなパターンにレイアウトされる。
- [0014] 図9ほ、図8に示す従来の4Tr型CMOSセンサの画素部分の平面レイアウトを示す 図である。同図において、11 01aはフォトダイオート領域、11 02aは転送用トランジス

タのゲート、11 03aはリセットトランジスタのゲート、11 04aは増幅トランジスタのゲート、11 05aは選択トランジスタのゲートである。11 06ほフォトダイオードに蓄積され、転送用トランジスタによって転送された信号電荷を電位に変換するフローティングディフュージョン領域である。

- [0015] このレイアゥトから理解されるよっに、4Tr型CMOSセンザは、1個の画素中に増幅 手段(アンプ)やその制御を目的とした4つのトランジスタを配置しなければならない ので、フォトダイオートの画素に占める割合(面積率)、あるいほ、光が入射する領域 の画素に占める割合(関口率)が小さくなりがちである。従って、4Tr型のCMOSセン サでは、撮像装置のダイナミックレンジ、感度、S/N比等が低下する恐れがある。
- [0016] 一方、近年画素セルサイズの微細ペピおよびフォトダイオードの開口率向上のため、リセットトランジスタで画素選択を行い、選択用トランジスタを廃した画素構成が特許文献1および特許文献2で提案されている。このタイプの固体撮像装置は、選択用トランジスタを廃することで、転送用トランジスタ、リセットトランジスタ、増幅用トランジスタの3つのトランジスタを各1画案内部領域に有していることより、3Tr型CMOSセンサと呼ばれている。
- [0017] 図1 0は、従来の3Tr型CMOSセンサの画素における回路構成を示す図であり、図 11は、図1 0に示す従来の3Tr型CMOSセンサの画案のレイアウトを示す平面図である。
- [0018] 図1 0に示すCMOSセンサにおいて、フォトダイオード11 01で蓄えられた信号電荷は転送トランジスタ11 02でFD部に転送される。転送された電荷は、増幅用トランジスタ11 04で電圧変換され、画素信号として出力される。フローティングディフュージョンに蓄えられた信号は11 03のリセットトランジスタをオンすることで、電荷排出を行い初期状態に戻すよっになっている。次に、図11において、11 01aはフォトダイオード(領域)であり、11 02a、11 03a、11 04aはそれぞれ転送用トランジスタ、リセットトランジスタ、増幅用トランジスタのゲートである。このタイプのCMOSセンザは、選択トランジスタのゲートが形成されない分だけ面積を小さくすることができるといづ特徴を持っている。
- [0019] 画素セルサイズの微細化を損ねず、フォトダイオートの開口率の低下を防くさらに

改善された方法として、例えば特許文献2あるいは特許文献3に見られるように、複数画素で1つの増幅手段を共有する方法が提案されている。

- [0020] 図12ほ、2個の画素で1つの増幅手段を共有する従来の画素回路構成の例を示す図である。同図は画素2個分の回路構成を示したものである。この従来の画素回路の動作を簡単に説明する。
- [0021] まず、フォトダイオード11 01で蓄えられた信号を読み出す画素アレイの列(たとえば図12の上側の画素)の転送用トランジスタ11 02をオンし、読み出された信号電荷をフローティングディフュージョンに蓄える。蓄えられた信号電荷を増幅用トランジスタ11 04を用いて電圧変換し、選択用トランジスタ11 05をオンにすることで画素信号として外部に読み出す。次に、リセットトランジスタ11 03をオンすることでフローティングディフュージョンに蓄えられた信号を排出し、初期状態に戻す。次いで、読み出す画素アレイの行の転送用トランジスタ(たとえば図12の下側の画素)11 02をオンにし、蓄えられた信号をフローティングディフュージョンに転送する。その後のリセットトランジスタ11 03、増幅用トランジスタ11 04、および選択用トランジスタ11 05の動作は上側の画素について述べた内容と共通である。
- [0022] 上記の画素回路では、信号の増幅手段が隣接する画素で共通化されているが、画素は実質的に4Tr構成であった。これに対し、画素回路構成が実質的に3Tr型CM OSであり、且つ、複数画素で1つの増幅手段を共有する構成を有する固体撮像装置が特許文献3で提案されている。
- [0023] 図13 ほ、従来の3Tr型CMOSの画素 回路構成を示す図である。同図でほ、2画素分を示している。
- [0024] 図13に示す従来の3Tr型CMOSでは、フォトダイオード11 01で蓄えられた信号電荷を読み山す画素アレイの列(たとえば図13の上側の画素)の転送用トランジスタ11 02をオンし、読み出された信号電荷をフローティングディフュージュンに蓄える。そして、フローティングディフュージュンに蓄えられた信号を増幅用トランジスタ11 04を用いて電圧変換し、出力する。このとき、読み出さない画素のフローティングディフュージュンの電位を 0V に維持することで、選択トランジスタをなくすことができる。
- [0025] 次に、リセットトランジスタ1103をオンすることでフローティングディファージーンに畜

えられた信号を排出し、初別状態に戻すことができる。次に、読み出す画素アレイの行の転送用トランジスタ11 02 (たとえば図13 の下側の画素)をオンにし、蓄えられた信号をフローティングディフュージョンに転送する。その後の、増幅用トランジスタ11 04 とりセットトランジスタ11 03 の動作は上側の画素と共通である。

非特許文献1:IEEE T_RAN_SA_CTI_ON_S ON ELE_CT_RON DEVI_CE, V_OL₄1 , PP452 ~ 53, 1994

特許文献几特開平9-46596号公報

特許文献2:特開昭63-100879 号公報

特許文献3:米国特許第6,043,478号

発明の開示

発明が解決しよっとする課題

- [0026] しかしながら、図11には1画素セル内に3 Trが配置されたレイアウトを示したが、上記特許文献1 ~3 いずれにしても2 画素で実質的に4 Trあるいは3 Trで構成される場合の具体的な画素セルパターンレイアウトについては示されていなかった。
- [0027] CMOS型の撮像素子では、トランジスタのゲート電極の突き出し長さけインガー長)やトランジスタの画素領域での配置位置に依存して半導体基板へのストレスに起因するリークが発生する。このため、画素間で素子のレイアウトが不均一になる従来の3 Tr型CMOSセンサ(撮像素子)では、感度シェーディングおよび暗示シェーディングが発生するおそれがあった。
- [0028] 木発明は、上記課題を解決するためになされたものであり、画素の面積が微細べされたセルのパターンレイアウトを提供すると共に、画素間で素子のレイアウトを均一にすることが可能な撮像素子を提供することを目的とする。

課題を解決するための手段

[0029] 本発明の固体撮像装置は、基板上に形成され、光を信号電荷に変換して蓄積するフォトダイオードと、ゲート電極を有し、前記フォトダイオードに蓄積された前記信号電荷を読み出すための転送用トランジスタと、前記基板のうち、前記転送用トランジスタのゲート電極の側方領域に設けられ、前記転送用トランジスタを介して読み出した前記信号電荷を電位に変換するフローティングディフュージョンとがそれぞれ設けられ

た、互いに隣接する第1の画素および第2の画素を含む複数の画素を備えた固体撮像装置であって、前記第1の画素にほ、ゲート電極を有し、一端が前記第1の画素内および前記第2の画素内の両前記フォトダイオードに接続され、他端に電源電圧が供給されるリセットトランジスタがさらに設けられ、前記第2の画素には、前記第1の画素内および前記第2の画素内の両前記転送用トランジスタに接続されたゲート電極を有し、前記フローティングディフージ式ノで変換された電位を増幅する増幅用トランジスタがさらに設けられている。

- [0030] この構成により、2つの画素(第1の画素と第2の画素)でリセットトランジスタと増幅用トランジスタとを共用し、且つ第1の画素と第2の画素とに設けられるトランジスタ数を等しくできるので、画素のサイズを従来よりも縮小することができる。また、画素のサイズを縮小しない場合にはフォトダイオードのサイズを大きくすることができるので、従来の撮像装置に比べて開口率を上げることができ、感度を向上させることができる。
- [0031] 特に、前記第1の画素には前記増幅用トランジスタが設けられておらず、前記第2の画素には前記リセットトランジスタが設けられていないことが好ましい。
- [0032] 前記複数の画素は、前記複数の画素の各々に設けられた前記フォトダイオードの同一方向における重心同士の距離が一定となるように1次元状または2次元状に配置されていることにより、入射光を変換する信号出力の画素によるばらつきが抑えられる。
- [0033] 前記第1の画素と前記第2の画素とは互いに形状およびサイズが等しく、前記リセットトランジスタのゲート電極と前記増幅用トランジスタのゲート電極とほ、前記第1の画素内または前記第2の画素内の同一の位置に配置されていることにより、素子分離膜などからゲート電極が受ける応力を画素ごとに均一にできるので、リーク電流量を均一にし、感度シェーディングや暗時シェーディングの発生を抑えることができる。
- [0034] 前記リセットトランジスタに接続する第1のコンタクトと、前記増幅用トランジスタに接続する第2のコンタクトとをさらに備え、前記第1のコンタクトの前記第1の画素内における位置は、前記第2のコンタクトの前記第2の画素内における位置と同一であることにより、フォトダイオードに入射する光の画素ごとのばらつきを抑えることができるので、シェーディングの発生を抑えることができる。

- [0035] 前記リセットトランジスタに接続し、金属からなる第1のコンタクトと、前記増幅用トランジスタに接続し、金属からなる第2のコンタクトとをさらに備えていることが好ましい。コンタクトの材料としては、久ノグステンなどの高融点金属が好ましく用いられる。
- [0036] 前記画素上に設けられた層間絶縁膜と、前記層間絶縁膜のっち前記フォトダイオートの直上に位置する部分の上に設けられたマイクロレンズとをさらに有することにより、ゲート電極の配置によって画素ごとに見られる層間絶縁膜の厚みのばらつきが抑えられる。従って、この固体撮像装置ではマイクロレンズからフォトダイオートまでの距離のばらつきが抑えられており、偶奇シェーディングなどのシェーディングの発生を抑えられる。

発明の効果

[0037] 本発明の固体撮像装置では、入射光を検出する画素回路の構成要素であるリセットトランジスタと増幅用トランジスタを2個の画素セルに分けて配置し、この2個のトランジスタを2つの画素セルで共通に使用するよっにしたので、1画素セルに組み込芭素子数が減少し、画素面積が縮小される。これによってフォトダイオードの重心を一定の空間的距離を持って配列し、セルピッチの微細でが可能となり固体撮像装置が小型でされる。また、1個の画素の素子数が少ないのでフォトダイオードの開口率を向上させ、感度を高めることもできる。このよっにして高性能なセンサを実現することができる。

図面の簡単な説明

- [0038] [図1]木発明の第1の実施形態に係る固体撮像装置の画素セル部のパターンレイアウトを示す図である。
 - [図2]第1の実施形態の固体撮像装置の一例を示す回路図である。
 - [図3]第1の実施形態に係る固体撮像装置における画素内パターンレイアウトにメタル配線への伝達コンタクトパターンを重ね合わせたレイアウト図である。
 - [図4]第1の実施形態に係る固体撮像装置において、4行 x 4 列の画素のレイアゥトを示す図である。
 - [図5]本発明の第2の実施形態に係る固体撮像装置の画素セル部のパターンレイアウトを示す図である。

[図6]複数画素で増幅手段(アンプ部)を共有した4Tr型CMOSセンサの画素レイアウトを示す図である。

[図7](a) は、従来のCMOSセンザの回路構成および断面を示す図であり、(b) は (a) に示す断面を回路で示す図であり、(c) は、光電変換部において光子の入射によって発生した蓄積中の電荷の状態を示す図であり、(d) は、素子内に蓄積した後の電荷の状態を示す図である。

[図8]従来の4Tr型CMOSセンサの画素構成を示す回路図である。

[図9]図8に示す従来の4Tr型CMOSセンサの画素部分の平面レイアウトを示す図である。

[図1可従来の3Tr型CMOSセンサの画素における回路構成を示す図である。

[図11]図1 0に示す従来の3Tr型CMOSセンサの画素のレイアウトを示す図である。 [図12]2個の画素で1 つの増幅手段を共有する従来の画素回路構成の例を示す図である。

[図13]従来の3Tr型CMOSの画素回路構成を示す図である。

符号の説明

[0039]	113	フォトダイオート領域
	114	転送トランジスタ領域
	115	フローティングディフュージョン領域
	116, 118	リセットトランジスタ配線 領域
	117	増幅用トランジスタ領域
	119	^カ <平方 向画素ピッチ
	120	垂直方 向画素ピッチ
	2 01	フォトダイオード
	2 02, 4 02	転送用┡ランジスタのゲート電極
	203,303,40	03 リセットトランジスタのゲート電極
	204, 304, 40	04 増幅用トランジスタのゲート電極
	2 06	フローティングディフュージョン
	2 07, 212, 3	07 電源コンタクト

208、308 出力コンタクト

209、309 伝達用コンタクト

210 伝達用配線

211 出力配線

230 第1の画素

231 第2の画素

発明を実施するための最良の形態

[0040] 以下、本発明の実施形態を図面を参照しつつ詳細に説明する。

[0041] (第1の実施形態)

図1は、本発明の第1の実施形態に係る固体撮像装置の画素セル部(画素)のパターンレイアウトを示す図である。同図では、2つの画素230、231を示している。また、図2ほ、本実施形態の固体撮像装置の一例を示す回路図である。

- [0042] 図2に示すよっに、本実施形態の固体撮像装置は、フォトダイオード1-1-1 ~1-m-nと、転送トランジスタ2-1-1 ~2-m-nと、リセットトランジスタ3-1-1 ~3-m-nと、増幅トランジスタ4-1-1 ~4-m-nと、行信号線6-1 ~6-mと、行信号蓄積部7と、列選択部8と、行選択部9と、転送トランジスタ制御線10-1~10-nと、リセットトランジスタ制御線11-1~11-nと、負荷トランジスタ群13と、画素部電源14とを備えている。ここで、m、nはともに2以上の整数とする。
- [0043] フォトダイオートユーコーコーコーコーローのは、入力してくる光を電気信号に変換する。 転送トランジスタ2ー1ー1~2ーmーのは、フォトダイオードユーコーユーmーので生成された信号を転送する。増幅トランジスタ4ー1ー1~4ーmーのは、転送された信号電荷を増幅する。リセットトランジスタ3ー1ー1~3ーmーのは、信号電荷をリセットする。なお、フォトダイオードユーコーコ~1ーmーの、転送トランジスタ2ー1ー1~2ーmーの、リセットトランジスタ3ー1ー1~3ーmーのおよび増幅トランジスタ4ー1ー1~4ーmーのは、図2に示すよっに、垂直方向にm段、水平方向にn段存在する単位セルに2次元的に配置されている。
- [0044] リセットトランジスタ制御線11-1 ~11-nは、リセットトランジスタ3-1-1 ~3-m -nのゲートに接続されている。 増幅トランジスタ4-1-1 ~4-m-nのソースは、行

信号線6-1 ~6-m に結線されており、その一端には負荷トランジスタ群13が設けられている。行信号線6-1 ~6-mの他端は、1 行分の信号を取り込むスイッチトランジスタを含む行信号蓄積部7に接続される。行信号蓄積部7は、列選択部8 から供給される列選択パルスにしたがって最終出力を順次出力する。

- [0045] 次に、図1に示す画素セルは、2つの画素でリセットトランジスタと増幅用トランジスタとを共有する、本発明の第1の実施形態に係る選択トランジスタのないCMOSセンザ (固体撮像装置)のパターンレイアウトを示す図である。同図は、アルミニウムなど配線レイアウトを除いたレイアウトを示しており、CMOSセンサの回路構成としては図6で記載している複数画素で1つの増幅手段を共有する画素回路と同じである。
- [0046] 木実施形態の固体撮像装置は、第1の画素(第1の画素セル)23 0および第2の画素(第2の画素セル)231を含み、1次元あるいは2次元状に配置された複数の画素と、画素に設けられた画素回路から流れる電流を処理する周辺回路とを有している。
 周辺回路の構成は、図7に示す従来の固体撮像装置と同様である。
- [0047] 図1のA点(フローティングディフュージョン)を通る線を基準とする画素ピッチにおいて、点線枠で示す第1の画素230と第2の画素231が隣接して配置される。第1の画素230および第2の画素231には、それぞれ光を信号電荷(電子などのキャリア)に変換するフォトダイオート201と、フォトダイオート201に蓄積された信号電荷を転送するための転送用トランジスタのゲート電極202と、フォトダイオート201に蓄積され、転送用トランジスタによって転送された信号電荷を電位に変換するフローティングディフュージョン206とが設けられている。
- [0048] そして、第1の画素23 0には、転送用トランジスタによって転送された信号電荷を増幅する増幅用トランジスタのゲート電極2 04と、基板のっちゲート電極2 04の両側方に位置する領域に設けられた例えばn型の拡散層活性領域を有する。この拡散活性領域上には、第1の画素23 0からの信号を出力するための出力コンタクト2 08と、電源電圧供給部に接続するための電源コンタクト2 07とが設けられている。
- [0049] また、第2の画素231には、転送用トランジスタに転送された信号をリセットするためのリセットトランジスタのゲート電極203と、基板のっちゲート電極203の両側方に位置する領域に設けられた例えばn型の拡散層活性領域と、拡散層活性領域上に設

WO 2006/038353

けられ、フローティングディフュージョン2 06で電位変換された信号を増幅用トランジスタに伝達する増幅用トランジスタへの伝達用コンタクト2 09 と、拡散層活性領域上に設けられ、電源電圧を供給するための電源コンタクト2 07 とを備えている。第1の画素23 0内のフローティングディフュージョン2 06 ほ、リセットトランジスタのゲート電極2 03 の側方に設けられた拡散層活性領域に接続されている。

- [000 0] 以上のレイアウト構成でほ、互いに隣接する第1の画素230と第2の画素231とで1つの増幅用トランジスタおよび1つのリセットトランジスタを共用している。このため、本実施形態の固体撮像装置では、1つの画素内に設けられるトランジスタ数が2個となり、従来の固体撮像装置に比べてより画素(セル)の大きさを縮小することができる。そのため、本実施形態の固体撮像装置は、従来よりも高感度化され、S/N比の高いを実現することが可能となる。また、画素の大きさを縮小せずにフォトダイオートの関口率をさらに向上させることができる。
- [0051] なお、本実施形態の固体撮像装置の各画素では、フォトダイオー K2 01 と2つのM OS トランジスタが設けられていることになり、従来の固体撮像装置に比べてトランジスタ数のばらつきが小さくなっている。
- [0052] ここで、仮にトランジスタを第1の画素23 0または第2の画素231のっち一方の画素に偏って配置すれば、画素ごとのレイアウトのばらつきが大きくなり、不具合が起こる。具体的には、第1の画素に1つのトランジスタが設けられ、第2の画素に3つのトランジスタが設けられる場合、第2の画素はトランジスタのゲートで占有されるので、セル面積の微細化、あるいほフォトダイオードの開口率の向上が困難になる。
- [0053] 図6ほ、第1の画素230には1つのトランジスタ、第2の画素231には3つのトランジスタを配置したパターンレイアウトの例を示す図である。図6では一部同じ部材には図1と同じ符号を付与している。
- [0054] 図6に示すパターンレイアウトにおいては、転送用トランジスタのゲート電極4 02ほ 各画素23 0、231に1個ずつ配置している。しかし、第2の画素231内では、リセットトランジスタのゲート電極4 03と転送用トランジスタのゲート電極4 02間に増幅用トランジスタのゲート電極4 04を配置しているため、画素セル内の面積がかなり占有されており、図の縦方向のセルの縮小作(微細・剖が困難になる。一方、第1の画素23 0内

部でほフォトダイオー ト2 01 の周辺 部に空白のスペースがあり、第2の画素231のレイアウトとほ非常にアンバランスとなっている。

- [0055] これに対して本実施形態の固体撮像装置の画素におけるパターンレイアウトでは、画素23 0には転送用トランジスタおよび増幅用トランジスタのゲート電極2 04、第2の画素231には転送用トランジスタおよびリセットトランジスタのゲート電極2 03 を配置したため、両方の画案内部のスペースを有効に利用でき、4Tr/画素、あるいは3Tr/画素といづ従来の固体撮像装置と比較して画素面積をさらに縮小できる。また反対に画素面積を縮小するのでなければフォトダイオート面積を拡張でき閉口率を増大させることができる。
- [0056] 図3は、図1に示した第1の実施形態に係る固体撮像装置における画案内パターン レイアウトに第一層メタル配線と第一層から第二層メタル配線(図示していない)への 伝達コンタクトパターンを重ね合わせたレイアウト図である。
- [0057] 同図に示すよっに、2画素で増幅用トランジスタを共有する各画案のフローティングディフュージョン2 06は、伝達用コンタクト2 09を介して第一層メタルからなる伝達用配線21 0で配線され、リセットトランジスタのソース領域 (フローティングディフージェン拡散層領域と共通の拡散層)を共有し、増幅用トランジスタのゲート電極2 04へコンタクトを介して接続される。ここで示したレイアウトでは、外部からリセットトランジスタおよび増幅用トランジスタに入力される電源は、図示しない第二層メタル配線により電源コンタクト212から第一層メタル配線である伝達用配線21 0、電源コンタクト2 07を通して供給されるよっになっている。このよっに、伝達用配線21 0な、フローティングディフュージョン2 06で電位変換された電荷信号を増幅用トランジスタに伝達する配線として機能する。
- [0058] また、フォトダイオート201に入射した光による電荷の出力は、出力コンタクト208を通じて出力配線211から出力される。すなわち、出力配線211は電位変換された信号を外部へ読み出すための配線である。以上のよっに、本実施形態の固体撮像装置における画案のレイアウトでは、メタル配線も密度の粗密無く配線することができることがわかる。
- [oo59] 図1おょび図3では、2画素で増幅用 トランジスタ、リセットトランジスタを共有するレ

イアウトを説明するために必要最小の2画素分を示したが、実際の固体撮像装置は多数の画素が整列したアレイ状となっている。そこで、図4に4行 x 4列 = 16 画素分を™的∥したときのレイアウトの概略を示す。

- [006 0] 図4 に示す画素アレイは、フォトダイオードの重心を基準とした場合の、画素配列の 垂直方向画素ピッチ12 0と水平方向画素ピッチ119とが共に等ピッチとなることを特 徴としている。ここでいっフォトダイオードの重心とは、撮像装置に対して垂直に入射 した光がフォトダイオード上で最も強度が高くなる位置を示している。また、図の大点 線で囲まれた領域が1画素である。
- [0061] 図4を図1と対応させればわかるように、各画素は、フォトダイオートが配置されているフォトダイオート領域113と、転送用トランジスタが配置されている転送トランジスタ 領域114と、フローティングディフュージョンが配置されているフローティングディフュージ式ン領域115と、リセットトランジスタのゲート配線が配置されているリセットトランジスタ配線領域116、118と、増幅用トランジスタが配置されている増幅用トランジスタの競域117とを有している。画素セルの配置は、リセットトランジスタが設けられた画素(図1に示す第2の画素231)と増幅用トランジスタが設けられた画素(図1に示す第1の画素230)を行の配列方向に交互に配置している。しかし、配列の仕方はこれ以外の方法でも可能であり、例えば、リセットトランジスタを有する画素Aと増幅用トランジスタを有する画素Bを、縦方向にABBAABBA・・・と画的プレてもよい。その他、画素アレイ全体を接続する第一層、第二層メタル配線のレイアウトの容易さを考慮して様々な形態が可能である。

[0062] (第2の実施形態)

図5 ほ、本発明の第2 の実施形態に係る固体撮像装置の画素セル部のパターンレイアウトを示す図である。同図では、固体撮像装置に多数周則的に配列された同一形状の画素セルの内の特定の2個の画素セル部を示している。本実施形態の画素セル部のパターンレイアウトは、第1 の実施形態同様に2 つの画素でリセットトランジスタと増幅用トランジスタとを共有する、3Tr型CMOSセンザのパターンレイアウトである。なお、図5 ほ、アルミニウム配線などの配線レイアウトを除いて示したものであり、本実施形態の固体撮像装置の画素セルの回路構成としては図13で記載している複

数画素で1つの増幅手段を共有する画素回路と同じである。

- [0063] 互いに隣接して配置された第1の画素23 0および第2の画素231は、それぞれ1つのフォトダイオート2 01と、フォトダイオート2 01に蓄積された信号電荷を転送するための転送用トランジスタと、転送用トランジスタによって転送された信号電荷を電位に変換するフローティングディフュージョン2 06とを有している。そして、第1の画素23 0には転送用トランジスタによって転送された信号電荷を増幅する増幅用トランジスタが設けられ、第2の画素231にはリセットトランジスタのゲート電極3 03が設けられている。
- [0064] 本実施形態の固体撮像装置における各画素同士のサイズや形状は互いに等しい。また、フォトダイオート201や転送用トランジスタのゲート電極202、各種コンタクト(電源コンタクト307、出力コンタクト308、伝達用コンタクト309)の形状や画素内における位置(座標)は、各画素でほぼ等しくなっている。画素内における拡散層活性領域やフローティングディフュージョン206の形状や位置もできるだけ画素間で等しくなるようにする。さらに、第1の画素230における増幅用トランジスタのゲート電極204の位置(座標)は、第2の画素231におけるリセットトランジスタのゲート電極303の位置(座標)とほぼ等しくなっており、それぞれのトランジスタの活性領域となる拡散層領域もできるだけ近いパターンとなっている。
- [0065] このため、本実施形態の固体撮像装置でほ、画素内の素子に関連するレイアウトが画素間で不均一になることによって発生するシェーディングを抑制することができる。固体撮像装置でほ、上述したよっに、トランジスタの絶縁分離境界からの電極突き出し長さ(フィンガー長)やトランジスタの画素領域上での配置位置に依存してリーク電流が発生する。図5の縦方向に配置された画素でトランジスタのレイアウト、位置が異なると、画素間でリークの発生状況が異なるため、偶数行の画素回路と奇数行の画素回路とでリーク電流量が異なることによる感度シェーディングおよび暗時シェーディングが発生する可能性がある。これに対し、本実施形態に示す固体撮像装置のよっに画素内の回路のレイアウトを揃えることによってシェーディングによる動作不良を抑制できる。
- [0066] また、最近の固体撮像装置ではコンタクト孔にタングステンなどの髙融点金属を埋

め込んだタングステンプラグが使用されているが、画素に斜めに入射した光はタングステンプラグでも反射するので、コンタクト位置が画素間で異なると、フォトダイオードに入射する光がばらつくことになる。さらに、画素セル内のトランジスタのゲート電極上には層間絶縁膜が形成され、その後に化学的機械研磨(CMP)で層間絶縁膜の上面が平坦化されるにも関わらず、各トランジスタのゲート電極の位置が画素間で異なると平坦性がばらつく場合があったが、本実施形態の固体撮像装置では、画素内におけるゲート電極の位置も揃えられているので、平坦な上面を形成できるよっになっている。

- [0067] 画素の最上層(層間絶縁膜上層)には、半導体基板に形成されたフォトダイオードと対向する位置にマイクロレンズが形成されているのが通常であり、平坦性のバラツキによって層間絶縁膜の膜厚に差が生じると、それがマイクロレンズからフォトダイオートまでの距離の差になるため集光率に差ができ、光電変換される信号に差が発生する。また、層間絶縁膜の膜厚が画素のレイアウト間の違いに基づいて偶数行の画素上と奇数行の画素上とで差がある場合、偶数行の画素と奇数行の画素との間でシェーディングが発生する。木実施形態の固体撮像装置によれば、コンタクトの位置や層間絶縁膜の厚みのばらつきも抑えられているので、シェーディングの問題を解決することができる。
- [0068] なお、本実施形態の固体撮像装置においては、第1の実施形態の固体撮像装置と同様に、3Trで構成されるCMOSセンザーにおいて、各画素に転送用トランジスタと増幅トランジスタ、あるいは転送用トランジスタとリセットトランジスタの計2個ずつのトランジスタを配置したので、画素セル面積を縮小できる。また、画素セルの面積を従来通りにしてフォトダイオードの開口率が大きくすることもできる。

産業上の利用可順生

[0069] 木発明のパターンレイアウトは、1画素に複数のMOS型トランジスタが設けられた 固体撮像装置に適用できる。固体撮像装置の応用例としては、複写機、監視カメラ やデジタルカメラ、センサなど、種々の装置がある。

請求の範囲

[1] 基板上に形成され、光を信号電荷に変換して蓄積するフォトダイオードと、ゲート電極を有し、前記フォトダイオードに蓄積された前記信号電荷を読み出すための転送用トランジスタと、前記基板のっち、前記転送用トランジスタのゲート電極の側方領域に設けられ、前記転送用トランジスタを介して読み出した前記信号電荷を電位に変換するフローティングディフュージョンとがそれぞれ設けられた、互いに隣接する第1の画素および第2の画素を含朽複数の画素を備えた固体撮像装置であって、

前記第1の画素には、ゲート電極を有し、一端が前記第1の画素内および前記第2の画素内の両前記フォトダイオードに接続され、他端に電源電圧が供給されるリセットトランジスタがさらに設けられ、


前記第2の画素にほ、前記第1の画素内および前記第2の画素内の両前記転送用トランジスタに接続されたゲート電極を有し、前記フローティングディフージョンで変換された電位を増幅する増幅用トランジスタがさらに設けられていることを特徴とする固体撮像装置。

- [2] 前記第1の画素にほ前記増幅用トランジスタが設けられておらず、 前記第2の画素にほ前記リセットトランジスタが設けられていないことを特徴とする請求項1に記載の固体撮像装置。
- [3] 前記複数の画素は、前記複数の画素の各々に設けられた前記フォトダイオードの同一方向における重心同十の距離が一定となるよっに1次元状または2次元状に配置されていることを特徴とする請求項1に記載の固体撮像装置。
- [4] 前記第1の画素と前記第2の画素とは互いに形状およびサイズが等しく、 前記リセットトランジスタのゲート電極と前記増幅用トランジスタのゲート電極とは、前 記第1の画素内または前記第2の画素内の同一の位置に配置されていることを特徴 とする請求項1に記載の固体撮像装置。
- [5] 前記リセットトランジスタに接続する第1のコンタクトと、 前記増幅用トランジスタに接続する第2のコンタクトとをさらに備え、 前記第1のコンタクトの前記第1の画素内における位置は、前記第2のコンタクトの 前記第2の画素内における位置と同一であることを特徴とする請求項1に記載の固体


摄像装置。

- [6] 前記リセットトランジスタに接続し、金属からなる第1のコンタクトと、 前記増幅用トランジスタに接続し、金属からなる第2のコンタクトとをさらに備えてい ることを特徴とする請求項1に記載の固体撮像装置。
- [7] 前記画素上に設けられた層間絶縁膜と、 前記層間絶縁膜のっち前記フォトダイオートの直上に位置する部分の上に設けられ たマイクロレンズとをさらに有することを特徴とする請求項4に記載の固体撮像装置。


[図1]




[図2]




[図3]




[図4]




[図5]



[図6]




[図7]




WO 2006/038353 PCT/JP2005/012194

8/13

[図8]




[図9]




WO 2006/038353 PCT/JP2005/012194

10/13

[図10]




[図11]




WO 2006/038353 PCT/JP2005/012194

12/13

[図12]



[図13]



INTERNATIONAL SEARCH REPORT

In prinkmonal applickmon No. PCT/JP2005/012194

A. CLASSIFICATION OF SUBJECT MATTER Int. Cl 7 H01L27/146, H04N5/335						
According to International P tent Classific tion (IPC) or to both national classification and IPC						
B. FIELDS SE	ARCHED					
M面imum documentation searched (classific tion system 山llowed by classific tion symbols) Int . Q 7 H01L27/146, H04N5/335						
Documentation s Jitsuyo Kokai Jit		nt that such documen _养 are included 面 the suyo Shinan Toroku Koho c oku Jitsuyo Shinan Kcho	fields searched 1996-2005 1994-2005			
El∝ttonic d tab	ase consulted dur面g the 面ternational search (name of c	data base and, where practicable, search te	rms used)			
C. DOCUMEN	ITS CONSIDERED TO BE RELEVANT					
Category	Citation of document, with indication, where ap	propriate, of the relevant passages	Relevant to claim No.			
X Y A X Y A	& TW 457815 A & US JP 11-312800 A (Canon Inc.), 09 November, 1999 (09.11.99), Full text; all drawings	dak Co.), 52598 A 6657665 Bl 1233806 A	1,2,3,5 4,7 1,2,3,5 4,7			
× Further do	cumen# are listed m the cont面uation of Box C.	See p tent family annex.				
 Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier application or patent but published on or after the international filing date "L" document which may throw doubts on pποπty claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means document published pποr to the international filing date but later than the pποπty date claimed Date of the actual completion of the international search 28 July , 2005 (28.07.05) 		"T" later document published after the international filing date or pποπty date and not in conflict with the application but cited to understand the pπnciple or theory underlying the invention "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art document member of the same patent family Date of mailing of the international search report 16 August , 2005 (16.08.05)				
Name and mailing address of the ISA/		Authorized officer				
Japanese Patent Office						
Facsimile No.		Telephone No.				

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2005/012194

Category	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No
Y	JP 2004-221527 A (Samsung Electronics Co., Ltd.), 05 August, 2004 (05.08.04), Full text; all drawings & EP 1439582 A2 & KR 4065963 A & US 2004/140564 Al & CN 1518119 A	6
A	US 6043478 A (INDUSTRIAL TECHNOLOGY RESEARCH INSTITUTE), 28 March, 2000 (28.03.00), Full text; all drawings (Family: none)	1-7

国際調査報告

発明の属する分野の分類 (国際特許分類 (1 P C))

而t.Cl.7 H01L27/146, H04N5/335

調査を行った分野

調査を行った最小限資料 (国際特許分類 (IPC))

Int.Cl.7 H01L27/146, H04N5/335

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報 日本 国公 開実用新案公報 192 2-1996 年 1971-2005

日本国実用新案登録公報

1996-2005 年

日本国登録実用新案公報

199 4-2005 年

国際調査で使用 した電子データベース (データベースの名称、調査に使用 した用語)

С. 関連すると認められる文献

引用文献の カテゴリーホ	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連近 る 請求の範囲の番号
X	JP 2000-232216 A	1, 2, 3, 5
Y	イーストマン コダック カンパニー)2000.08.22, 全文,全図	6
A	&EP 1017106 A2 &KR 52598 A &TW 457815 A 妓US 6657665 B1	4,7

鮮 C欄の続きにも文献が列挙されている。

「パテント7ァミリーに関する別紙を参照。

引用文献のカテゴリー

- 「TA」特に関連のある文献ではなく、 般的技術水準を示す ITJ 国際出願 日又は優先日後に公表された文献であって もの
- IEJ 国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの
- ILJ 優先権主張に疑義を提起する文献ス注他の文献の発行 日若 しくは他の特別な理由を確立するために引用す る文献 (理由を付す)
- IOJ ロ頭による開示、使用、展示等に冒及する文献
- TPJ 国際出願 日前で、かつ優先権の主張の基礎となる出願

の 目の役に公表された文献

- 出願と矛盾するものではなく、発明の原理又は理論 の理解のために引用するもの
- IXJ 特に関連のある文献であって、当議文献のみで発明 の新規性又は進歩陸がないと考えられるもの
- IY」特に関連のある文献であって、当議文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査を完了した 日

28.07.2005

国際調査報告の発送 日

16. 8. <u>9</u>005

国際調査機関の名称及びあて先

日本国特許庁 (ISA/ JP) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号 特許庁審査官(権限のある職員)

4 L

3035

柴山 将隆

電話番号 03-3581-1101 内線 3 4 9 8

国際出願番号 PCT/JP2005/012194

C (続き).	関連 する と認 められる文献	
引用文献(75 カテゴリーホ		関連する 請求の範囲の番号
X	JP 11-312800 A (キヤノン株式会社) 1999.11.09,全文,全図	1,2,35
Y	&EP 954032 A2 &CN 1233806 A &KR 99083635 A	6
A		4, 7
Y	JP 2004-221527 A 仨星電子株式会社) 2004.08.05,全文,全図 &EP 1439582 A2 &KR 4065963 A &US 2004/140564 A1 &CN 1518119 A	6
A	US 6043478 A (INDUSTRIAL TECHNO LOGY RESEARCH INSTITUTE) 2000 03. 28,全文,全図(ファミリーなし)	1-7